PATENT ABSTRACTS OF JAPAN

(11)Publication number: 02-244656 (43)Date of publication of application: 28.09.1990

(51)Int.CI. H01L 21/82 G06F 1/10

H01L 27/04

(21)Application number: 01-064336 (71)Applicant: TOSHIBA CORP

TOSHIBA MICRO

TANAKA YASUNORI

ELECTRON KK

16.03.1989 (72)Inventor:


KATO AKIHIKO

(54) SEMICONDUCTOR CIRCUIT DEVICE

(57) Abstract:

(22)Date of filing:

PURPOSE: To effectively reduce the deviation of signals from each other among chips by a method wherein a clock feed section and a clock buffer of two or more chips are separated into two parts, one for a data input-output section and the other for an inner latch. CONSTITUTION: A signal line CL1 from a chip CK2 which generates a clock signal serves as a common input line for clock terminals of latches F1, F4, F5, and F6 and also as an input line for buffers C11 and C12. The latches F1. F4, F5, and F6 are equal to each other as loads from the signal line CL1 side, so that the clock signals of the latches are kept from the deviation from each other in phase. Therefore, data transfer synchronizing with both clocks can be made through a data line P2. Loads are the same from the view point of a clock line CL2 on the output side of the buffer C11, so



that inner latches are prevented from deviating from each other in phase. By this setup, signals in two or more chips can be effectively reduced in deviation from each other.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平2-244656

(5) Int. Cl. 5 21/82 識別記号

庁内整理番号

7459-5B

43公開 平成2年(1990)9月28日

H 01 L G 06 F H 01 L 1/10 27/04

7514-5F D

H 01 L G 06 F 1/04

3 3 0 Α

審査請求 未請求 請求項の数 2 (全4頁)

半導体回路装置 50発明の名称

> 20特 願 平1-64336

22出 願 平1(1989)3月16日

康 規 (72)発 明 者 H ф

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

⑫発 明者 加 藤 明 彦 神奈川県川崎市川崎区駅前本町25番地1 東芝マイコンエ

ンジニアリング株式会社内

勿出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

の出 東芝マイクロエレクト 神奈川県川崎市川崎区駅前本町25番地 1

ロニクス株式会社

弁理士 鈴江 武彦 外3名 740代 理 人

1. 発明の名称

半導体回路装置

2. 特許請求の範囲

(1) 複数個の半導体チップ間におけるデータの 転送が少くとも一つの同相のクロック信号によっ て制御させる回路において、前記複数のチップ内 部で前記クロック信号を、チップのデータ入力端 子及びデータ出力端子からそれぞれ1段目にある ラッチ回路に共通に入力し、その他のラッチ回路 用の系統とは別にしたことを特徴とする半導体回 路装置。

(2) 前記複数のチップの外部導出ピンより入力 された前記クロック信号が少くとも1段以上のバ ・ッファ回路を介して、チップのデータ入力端子及 びデータ出力端子から1段目にあるラッチ回路と その他のラッチ回路とに分配され、前記各パッフ ァ回路を介する負荷は、前記ピンから見て互に同 一と見なせるものであることを特徴とする請求項 1に記載の半導体回路装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は複数個の半導体チップ間の信号の伝達 が良好に行なわれるようにした半導体回路装置に 間するもので、特にデータ送受信用クロック信号 が、データ送受信用ラッチにおいて位相ずれを生 じないようにしたものである。

(従来の技術)

一般に複数個の半導体チップ間における任意の データの転送が、少くとも1つの同相のクロック 信号によって制御される回路においては、データ 信号、クロック信号のずれをなくすようにする。 特にデータ送、受信間のラッチ回路のデータ転送 用クロックどうしにずれがあると、データ転送が うまく行なわれない。

第4図は信号用足延チップを使用し、クロック 信号間の位相のずれを低減する方法である。図中 C K l はクロック信号を発生するチップ、 C H 🛶、 C H ☆はチップ、B 1 、B 2 はラッチ回路、C 1 、 C 2 はクロックバッファ、 D i 、 D 2 は遅延回路 内蔵チップである。

ところで複数個のチップ間における信号の伝達 方法としては、チップ内部のクロックバッファ C 1、 C 2 のゲート遅延時間を a 1 、 a 2 とし、バッファ C 1 、 C 2 からセル (ラッチ) B 1 、 B 2 までの遅延時間を B 1 、 B 2 とし、ラッチの遅延時間を r 1 、 r 2 としたとき、

α 1 + β 1 + γ 1 < α 2 + β 2 + γ 2 の場合は、ラッチ B 1 、 B 2 間のデータ信号の配 線間へ、遅延回路を内蔵したチップ D 1 を挿入し、

α1 + β1 + γ1 > α2 + β2 + γ2
の場合は、チップ C K 1 、バッファ C 2 間の配線間へ、遅延回路内蔵チップ D 2 を挿入しデータ信号、クロック信号の位相のずれを低減している。 又、他の従来例としては、遅延案子 D 1 、 D 2 の代わりに、それぞれの部分の配線長を変え、位相凋数することもある。

(発明が解決しようとする課題)

しかしながら第4図の場合、チップCH10、C

本発明は、複数個の半導体チップ間におけるデータの転送が少くとも1つの同相のクロック信号によって制御させる回路において、前記複数のチップ内部で前記クロック信号を、チップのデータ入力端子及びデータ出力端子からそれぞれ1段目にあるラッチ回路に共通に入力し、その他のラッチ回路用の系統とは別にしたことを特徴とする半導体回路装置である。

即ち本発明は、複数のチップにおいてクロック信号人力部からチップのインブット端子部及びでウトブット端子部までのクロック信号の経路を同一とすることによって、クロック信号供給端子から見たそれぞれの負荷を同一化し、チップ間のアークを送におけるデータの出力側、人力側でのクロック信号の位相のずれが生じないようにしたものである。

(実施例)

以下図面を参照して本発明の一実施例を説明する。第1図は同実施例の構図で、CK2はクロック信号を発生するチップ、CH1、CH2はチッ

HilのほかにチップDI、D2が必要となる。またこのようにチップ数が増加するため、ボード上でのチップ配置が困難となる。

そこで本発明の目的は、複数個のチップにおける信号のずれを良好に低減できるようにすることにある。

[発明の構成]

(課題を解決するための手段と作用)

プ、F1~F8 はラッチ回路、 C 11、 C 12はクロック増幅用バッファ、 P 1 ~ P 3 はチップ間デーク線、 C L 1 ~ C L 3 はクロック信号線である。 クロック信号線 C L 1 はラッチF1 、 F 4 、 F 5 、 F 8 のクロック端子の共通入力となり、 かつバッファ C 11、 C 12はその出力側のラッチの駆動能力向上用であり、クロック位相ずれ補正には関与しない。

第1図の構成では、クロック信号線CLLから見た負荷としてのラッチFl、F4、F5、F8は互いに同一(負荷同一)だから、これらラッチ相互のクロック信号に位相ずれは生じない。従ってこれら両クロック(互いに同相)に同期したデータ転送がデータ線P2(Pl、P3でも同様)で行なえるものである。またバッファCllの出力側のクロック線CL2は内部ラッチで共通だから、CL2から見た負荷同一で内部ラッチ間のクロック位相ずれは生じないものである。

第 2 図の実施例において C K 3 はクロック 発生 用チップ、 C H 3 、 C H 4 はチップ、 F 10~ F 80

特開平2-244656(3)

はラッチ、 C 21~ C 24はクロック 増 幅用バッファ、 C L 4 ~ C L 8 はクロック 信号線である。

第2図の回路にあっては、信号線CL4からバッファC21を介して、ラッチF10を見た負荷、ラッチF40を見た負荷、コッチF50を見た負荷、ラッチF80を見た負荷は正に同じだから、これらラッチF40、F50相互間に位相ずれは生じない(P1、P3の部分についてもそれぞれ同様)ものである。 れぞれ負荷同一だから、クロック位相ずれは生じない。なおバッファC22、C24の出力側についてもそれぞれ同様についてもにあっても、なくても問題は生じないものである。

第 3 図の実施例において C K 4 はクロック発生用チップ、 C H 5 、 C H 6 はチップ、 F 100 ~ F 170 はラッチ、 C 31~ C 34はクロック増幅用バッファ、 C L 9 ~ C L 13はクロック信号線である。 第 3 図において、信号線 C L 9 からバッファ C 31を介して、ラッチ F 100 を見た負荷、ラッチ F


合、チップ間のデータ転送においてクロックのスキューは全く考える必要がない。このため従来のスキュー調整用遅延素子を設ける必要がなく、配線長の増加等も行なう必要がない。更にポードの面積を小さくすることができ、開発時間の短縮、コストダウンを達成できるものである。

4. 図面の簡単な説明

第 1 図ないし第 3 図は本発明の各実施例の回路 構成図、第 4 図は従来装置の回路構成図である。 C K 2 ~ C K 4 … … クロック信号発生チップ、 C H 1 ~ C H 6 … … チップ、 F 1 ~ F 8 、 F 10~ F 80、 F 100 ~ F 170 … … ラッチ、 C 11、 C 12、 C 21~ C 24、 C 31~ C 34… … クロックバッファ、 C L 1 ~ C L 13… … クロック信号線、 P 1 ~ P 3 … … データ線。 130 を見た負荷、信号線 C L g からパッファ C 33を介して、ラッチ F 140 を見た負荷、ラッチ F 170 を見た負荷は互に同じだから、これらラッチ F 130 、 F 140 相互間に位相ずれは生じない (P 1 、 P 3 についてもそれぞれ同様) ものである。ここで C L g 点からパッファ C 31を介した各ラッチ、パッファ C 33を介した各ラッチ 負荷は同じとしている。パッファ C 32の出力からラッチ F 110~ F 120 を見た負荷も同様、パッファ C 34の出力からラッチ F 150~ F 160 を見た負荷も同様だから、それぞれチップ内部の位相ずれの問題は生じない。

[発明の効果]

以上説明した如く本発明によれば、各々のチップにおいてクロック供給部ないしクロックバッファを、データ入出力部用及び他の内部ラッチ用に分けたため、それぞれ単独かつ同一に負荷調整ができ、クロック信号ピンから見たデータ入出力部までの遅延時間を互に一定に調整できる。よって複数個のチップを同相のクロックで動作させる場



, · · · · · · · ·

